CLIPPEDIMAGE= JP402265248A

PAT-NO: JP402265248A

DOCUMENT-IDENTIFIER: JP 02265248 A

TITLE: MANUFACTURE OF MOS-TYPE TRANSISTOR

PUBN-DATE: October 30, 1990

INVENTOR-INFORMATION:

NAME

KURIYAMA, HIROKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRON CORP

N/A

APPL-NO: JP01085691 APPL-DATE: April 6, 1989

INT-CL (IPC): H01L021/336; H01L021/265; H01L029/62; H01L029/784

US-CL-CURRENT: 438/FOR.204,438/FOR.351,438/305,438/586

ABSTRACT:

PURPOSE: To enhance reliability of a transistor by a method wherein an insulating film is formed on a semiconductor substrate, polysilicon is grown on the insulating film and an impurity concentration in the polysilicon has a negative concentration gradient from the upper end to the lower end of the polysilicon.

CONSTITUTION: A substrate 5 is oxidized thermally; a gate oxide film 2 is formed; polysilicon 1 for gate electrode use is grown on the film 2; in addition, ions are implanted into its whole surface; the polysilicon 1 having an impurity concentration gradient is formed; then, a gate electrode part is masked; after that, the polysilicon is etched; an impurity concentration in the polysilicon 1 is made small as it approaches the substrate 5. Then, impurity ions are implanted into a part where a film thickness of the polysilicon is thin under a condition that the ions penetrate; an impurity diffusion region (of a low concentration) 3 is formed; in addition, ions are implanted by making use of the polysilicon diffusion region (of a high concentration) 4 is formed. As a result, an electric field is concentrated in the impurity region 3; since a trap level of the thermal oxide film 2 is small, hot carriers are hardly trapped. Thereby, reliability of a transistor can be enhanced.

COPYRIGHT: (C)1990, JPO& Japio

06/29/2001, EAST Version: 1.02.0008

⑲日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-265248

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月30日

H 01 L 21/336 21/265 29/62 29/784

G 7638-5F

8422-5F H 01 L 29/78 7522-5F 21/265

大阪府門真市大字門真1006番地

3 0 1 L

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

MOS型トランジスタの製造方法

②特 願 平1-85691

②出 顯 平1(1989)4月6日

⑫発 明 者

栗山

宏 子

大阪府門真市大字門真1006番地 松下電子工業株式会社内

⑰出 顋 人 松下電子工業株式会社

四代 理 人 弁理士 星野 恒司

明 翻 办

1. 発明の名称

MOS型トランジスタの製造方法

2. 特許請求の範囲

半導体基板上に絶縁膜を形成し、前記絶縁膜上にポリシリコンを成長させ、前記ポリシリコン中の不純物濃度がポリシリコン上端から下端へ負の 濃度勾配をもつようにすることを特徴とするMO S型トランジスタの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、MOS型トランジスタ、特にLDD(Lightly Doped Drain)構造を有するトランジスタの製造方法に関する。

(従来の技術)

トランジスタが敬細化されるに伴ない、ドレイン近傍に電界が集中しホットキャリアが発生し、 閾値変動等の特性劣化を引き起こす。従来、この 電界を疑和するために第3回に示すように、2種 類の不純物濃度を有し、チャネル側に低濃度の不純物領域がくる構造即ちLDD構造のトランジスタが多く使用されている。第3回において、6はポリシリコン、7はゲート酸化酸、8はスペーサー、9は不純物拡散領域(低濃度)、10は不純物拡散領域(高濃度)。11は基板である。

(発明が解決しようとする課題)

しかしながら、上記従来のLDD構造のトランジスタは、以前のトランジスタよりホットキャリアの発生は抑えられているものの皆無ではなべーサーは気相成長した酸化酸であるためトラップで位が多くトラップされたホットキャリアは直接ないので、トラップされたホットキャリアは直接チャネル部に影響を及ぼすことになる。

本発明は上記世来の問題を解決するMOS型トランジスタの製造方法を提供することを目的とするものである。

(課題を解決するための手段)

本発明は上記目的を選成するために、トランジスタとしては、LDD構造の低濃度不純物領域の上にトラップ準位の少ない熱酸化膜がからるようにする。この熱酸化膜上にはゲート電極となるポリンリを成長させた構造である。上記構造のトランジスタを形成した構造である。半部板上に絶縁膜上にポリシリコンを形成し、絶縁を設定したが、サージを形成し、絶縁を表して、が、よりにする製造のである。

(作用)

したがって、本発明の製造方法によって作成されたトランジスタは、不統物領域に電界が集中し、ホットキャリアが発生しても上の熱酸化にはいいためトラップされたとしても熱酸化には強制的に電圧が印加されているので、トラップされたいるので、トラップされたいので、トラップされたいるので、トラップされたいので、トラップされたないので、トラップされたないので、トラップによるのでは、変響を及ぼすことは、速度の不能物領域は水平方向に温度の不能物領域は水平方向に温度分布が均一な場合程相互コンダ

ッチングを行うと、ポリシリコン中の不純物譲度は基板に近づくにつれて小さくなる。例えば SF。を用いたプラズマエッチングをすると、ポリシリコン中のイオン注入による不純物譲度プロファイルに対応した第2図(c)に示されるポリシリコンエッチング形状が形成される。

次に、ポリシリコン膜厚の薄い部分のみ不純物イオンが突き抜ける条件でイオン注入を行うと、基板 5 に不純物拡散領域(低濃度) 3 が形成される(第 2 図(d))。さらに、ポリシリコンの膜厚の大小にかかわらずポリシリコンが注入マスクとなる条件でイオン注入を行うと、不純物拡散領域(高濃度) 4 が形成され(第 2 図(e))、第 1 図のLDD構造のトランジスタを得ることができる。

(発明の効果)

本発明は上記実施例から明らかなように、トランジスタの信頼性向上が大きく図られたLDD構造のトランジスタを形成することができる。また、 従来のLDD構造を形成する時のようなスペーサーを必要としないため、気相成長及びエッチング クタンスの低下のないトランジスタを製造するこ とができる。

(実施例)

第1図は本発明の一実施例の工程によって製造されたトランジスタの構造所面を示す図である。 第1図において、1はポリシリコン、2はゲート 酸化膜、3は不純物拡散領域(低濃度)、4は不純 物拡散領域(高濃度)、5は基板である。

第2回は本発明の一実施例の工程を示す図である。第2回において、数字1~5は第1図の対応する数字と同一の内容を示している。

次に本発明の製造方法を説明する。基板 5 を熟 酸化しゲート酸化膜 2 を形成する (第 2 図 (a))。 次にゲート酸化膜 2 上にゲート電極用のポリシシ コン1 を成長させ、さらにポリシリコン 1 の全 にイオン注入を行うと不純物濃度勾配をもつポリ シリコンが形成される (第 2 図 (b))。 このとき、 不純物イオンが基板 5 に突き抜けないように建 ではないまする必要がある。 次に、ゲート電便 にレジストによりマスクをした後ポリシリコン

の工程が省略できる効果を有する。

4. 図面の簡単な説明

第1 図は本発明の一実施例の製造方法によって 製造されたLDD構造のトランジスタの断面図、 第2 図は本発明の一実施例の製造方法の工程図、 第3 図は従来のLDD構造のトランジスタの断面 図である。


1,6 … ポリシリコン、2,7 … ゲート酸化膜、3,9 … 不純物拡散領域 (低濃度)、4,10 … 不純物拡散領域 (高濃度)、5,11 … 基板、8 … スペーサー。


特許出顧人 松下電子工業株式会社




特開平2-265248(3)


第 2 図








第 2 図





第 3 図

